明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用

[视频作者] 明德扬FPGA科教

[视频时长] 440:47

[视频类型] 野生技能协会

（本课程是明德扬2014和2017年录制的视频，最近内容有非常大的变化，可以移步学习最新语法课程-至简设计原理与应用-入门课程，评论区有连接） 快速掌握（本部分是学习verilog的重要部分，配有verilog语法介绍和训练题目，大部分都包含有视频。verilog内容有很多，但如果是设计的话，我们只用了很少一部分内容，明德扬的VERILOG就是学习设计部分，所以才称之为快速掌握。）